10nm仍具8个量级开关比
一种与CMOS纳米片和3D NAND架构兼容、无需减薄栅氧化层即可实现真正3D堆叠的无电容DRAM单元。
Chen, Weichen · Lue, Hang Ting · Hsu, Tzuhsuan · Wang, Keh Chung · Lu, Chihyuan
2023
晶闸管工作原理不同于MOSFET，即使沟道缩至10nm，也不需要像MOSFET那样减薄栅氧化层，从而避免了漏电和可靠性问题。
在Lch/Wch=10nm的极限尺寸下，读电流开/关比仍大于1E8，确保存储状态可可靠区分，不会因器件缩小而丧失读取裕量。
该器件共享CMOS纳米片和3D NAND的架构特征，有望像3D NAND那样垂直堆叠存储层，突破平面DRAM的面积限制。