Si-MoS₂异质结eDRAM

保留时间提升1000倍

MoS₂写入管低漏电与Si读取管高驱动结合，兼顾长保留时间与逻辑兼容。

Xiao, Kai · 万景 · Xie, Hui · Yuxuan, Zhu · 田甜 · Zhang, Wei · Yingxin, Chen · Jinshu, Zhang · 周丽绘 · 戴升 · 包文中 · 周鹏

Nature Communications 2024

具体参数

数据保留时间

{'zh': '6000', 'en': '6000'} s

读电流裕度

{'zh': '35', 'en': '35'} μA/μm

访问速度

{'zh': '5', 'en': '5'} ns

保留时间提升倍数

{'zh': '1000', 'en': '1000'}

读电流裕度提升倍数

{'zh': '100', 'en': '100'}

集成密度

{'zh': '2', 'en': '2'}

技术优势

保留时间提升1000倍

MoS₂写入管的关态电流极低，直接抑制存储节点漏电，相比全Si或全MoS₂增益单元保留时间提升三个数量级。

读电流裕度提升100倍

Si读取管提供高驱动电流，使读电流裕度达到35 μA/μm，比全MoS₂对照高100倍，读操作更可靠。

用BEOL工艺就能三维堆叠

MoS₂可以后道集成在Si上方，不占用前道晶体管面积，使单位面积存储容量翻倍。

访问速度达5 ns

器件栅延迟小，访问速度5 ns，适用于高性能处理器的高速缓存。

应用场景

• 嵌入式缓存：取代片外缓存，降低访存延迟和功耗，用于大容量片上缓存。
• 高性能处理器：5 ns访问速度匹配处理器速度，用作最后一级缓存提升系统性能。
• BEOL三维集成：在后道工艺中垂直堆叠存储单元，不占前道逻辑面积，提高存储密度。
• 无电容DRAM：去掉柱状电容，简化工艺并消除电容漏电，同时保持长保留时间。