范德华层压三维集成芯片

Lu, Donglin; Chen, Yang; Lu, Zheyi; Ma, Likuan; Tao, Quanyang; Li, Zhiwei; Kong, Lingan; Liu, Liting; Ding, Shuimei; Liu, Xiao; Wu, Ruixia; Wang, Yiliu; Hu, Yuanyuan; Duan, Xidong; Liao, Lei; Liu, Yuan

范德华层压三维集成芯片

120 °C 低温堆叠 10 层

用范德华层压法将整个预制电路层逐层集成，克服了传统单片三维集成的热预算限制。

Lu, Donglin · Chen, Yang · Lu, Zheyi · Ma, Likuan · Tao, Quanyang · Li, Zhiwei · Kong, Lingan · Liu, Liting · Ding, Shuimei · 刘晓 · Wu, Ruixia · Wang, Yiliu · 胡袁源 · 段曦东 · 廖蕾 · 刘渊

Nature 2024

具体参数

堆叠: 10 层

技术优势

加工温度低至 120 °C

已验证底部晶体管未受影响