共掺杂二维半导体

稳定p型掺杂

通过层内/层间共掺杂策略，实现了二维半导体稳定的p型掺杂，空穴迁移率提升百倍，空气中稳定9个月，可用于CMOS及复杂逻辑电路。

Han, Mengjiao · 张茜 · Xian, Lede · 韦中超 · 蒙红云 · 马秀良 · Liang, Qijie

Advanced Science 2024

参数信息

空穴迁移率

92 cm² V⁻¹ s⁻¹

空气稳定性

9 months

空穴迁移率提升倍数

100 -fold

技术优势

掺杂稳定

共掺杂后的p型掺杂在空气中可稳定9个月，解决了传统p型掺杂容易退化的问题，使得器件性能持久可靠。

迁移率提升大

空穴迁移率从0.7提升至92 cm² V⁻¹ s⁻¹，提升100倍，使器件开关速度和驱动能力大幅增强。

工艺简单

采用层内/层间共掺杂策略，只需引入相反电荷离子（F和Li），无需复杂设备，易于规模化生产。

器件已验证

已在CMOS反相器及NOR、XNOR等复杂逻辑功能和大面积器件阵列中成功演示，证明其实用性和可扩展性。

应用场景

• 二维半导体器件：提供稳定p型掺杂，克服n型限制，实现器件功能。
• CMOS逻辑电路：实现高性能p沟道晶体管，平衡CMOS功耗与速度。
• 大面积电子器件：已演示大面积器件阵列，适合规模化集成。
• 柔性电子：2D材料柔性好，掺杂策略可扩展至柔性衬底。