KAN架构单通道ADC校准器

SFDR提升11.5 dB

一种基于Kolmogorov-Arnold网络的校准方案，通过多采样非线性代码合成实现高精度校准，校准过程解析透明且训练样本需求少。

Yutao, Peng · Peng, Xizhu · Hu, Wang · Fu, Dongbing · 倪亚波 · Can, Zhu · Zhang, Boyuan · Lei, Chen · Hu, Zhe · Lu, Zhifei · 唐鹤 · Guo, Mingqiang

IEEE Transactions on Circuits and Systems I: Regular Papers 2025

参数信息

SFDR提升

11.5 dB

SFDR提升至

30.9 dB

校准器功耗（流水线ADC）

6.32 mW

校准器功耗（SAR ADC）

2.42 mW

技术优势

校准过程透明可解析

校准器可转换为解析表达式，可解释性和可预测性强，有助于分析ADC非理想特性。

训练样本需求大幅减少

所需训练样本数远少于以往神经网络校准方法，降低芯片测试和网络训练的工作量。

硬件开销低

在FPGA和28nm CMOS上实现，流水线ADC校准器功耗仅6.32 mW，SAR ADC校准器2.42 mW。

应用场景

• 高精度ADC校准：直接提升流水线/SAR ADC的SFDR至30.9 dB，省去重新设计模拟前端。
• 通信系统信号链：校准后SFDR提升11.5 dB，增强接收机抗干扰，无需增加模拟功耗。
• 混合信号测试：训练样本大幅减少，降低测试向量生成和ATE时间成本。
• 数据采集系统：校准器仅6.32/2.42 mW，适合功耗敏感的多通道采集链路。