时序驱动布线算法

兼顾线长与时序

一种基于学习的几何布线方法，同时优化最大路径长度和总线长，为芯片布线提供更平滑的折中方案。

Liying, Yang · Guowei, Sun · 丁虎

2023

技术优势

时序也优化

同时优化最大路径长度和总线长，避免只追求线长最短而导致的时序问题。

折中可调节

可在线长和最大路径长度之间取得更平滑的折中，灵活适应不同的设计目标。

处理超多端网

借助数据依赖的极坐标四叉树，学习型方法能嵌入分治合并框架，在大度网上保持全局解质量。

应用场景

• 芯片物理设计：在芯片物理设计阶段替换只优化线长的布线器，使时序收敛更容易。
• EDA工具：可作为EDA布线工具中的核心算法模块，提升整体设计质量。
• 高性能布线：在高性能芯片布线中同时收紧线长和路径延迟，满足严苛指标。
• 芯片时序收敛：直接降低最大路径长度，从布线源头减少时序违规，加速收敛。