折叠式内存计算加速器

速度提升约2.5倍

通过折叠映射和单存储多NAND架构，用128×128阵列高效完成BIKE多项式乘法，同时实现低功耗。

Chuhui, Wang · Ye, Zewen · 沈海斌 · 黄科杰

Lecture Notes in Computer Science 2024

参数信息

多项式乘法速度提升

2.5 ×

芯片面积

1.37 mm²

功耗

14.17 mW

技术优势

乘法速度翻倍

通过折叠映射和单存储多NAND架构，在128×128阵列上实现高吞吐量，多项式乘法速度比现有最先进硬件提升约2.5倍。

阵列面积小

采用折叠映射策略，128×128阵列即可满足bike1参数要求，无需更大阵列，节省芯片面积。

功耗低至14 mW

在28nm CMOS工艺下，后仿真显示功耗约14.17 mW，适合低功耗安全芯片应用。

应用场景

• 后量子密码硬件加速：用硬件加速器替换软件多项式乘法，缩短BIKE密钥生成和封装时间。
• 内存计算芯片：将计算和存储融合在阵列中，减少数据搬运，提升乘法吞吐量。
• 密码学协处理器：作为密码协处理器集成，承担多项式乘法等关键运算，减轻主处理器负担。
• 低功耗安全芯片：14 mW的低功耗特性使其适用于对能耗敏感的物联网安全芯片。