八相时钟超低抖动
单片集成倍频与八相时钟生成，用参考双采样拓展带宽，显著抑制环振相位噪声。
Li, Sirou · Xu, Rongjin · 78816379 · Kaiyun, Cao · Heyu, Ren · 吴幸 · Lyu, Liangjian · C.-J. Richard, Shi
IEEE Transactions on Circuits and Systems I: Regular Papers 2025
参考双采样技术扩展环路带宽，有效抑制环振相位噪声，在 2.4 GHz 输出下 RMS 抖动仅 674 fs。
单片集成倍频与八相时钟生成，避免多模块级联的额外功耗，整体功耗 3.43 mW。
差分环振产生八相时钟，在 2–2.8 GHz 范围内相位精度优于 1°。
混合量化器在粗锁阶段用 ADC 模式加速，锁定时间从 10.5 µs 缩短到 1.6 µs。