L型分离栅eFlash存储单元

7.1V大存储窗口

自对准工艺下利用高控制栅耦合与双口袋注入实现低压擦除与5位状态潜力。

Wanyi, Ling · 任堃 · Qi, Dianyu · Yongyu, Wu · Guangji, Li · Miao, Zhou · Qingshuang, Xu · Xuan, Li · Zhenghui, Xia · Dertsyr, Fan · Ichun, Chuang · TzungWen, Cheng · Chenming, Tsai · Dawei, Gao

Applied Physics Letters 2025

参数信息

存储窗口
7.1 V
控制栅耦合比
0.67
擦除栅耦合比
0.09
掩模减少数量
8
存储状态数
5

技术优势

低压就能擦除

擦除栅到浮栅的耦合比仅为0.09，大部分电压降落在浮栅上，因此可以用较低电压完成擦除操作，降低功耗和外围电路要求。

编程速度更快

控制栅到浮栅的耦合比高达0.67，使得编程电压能高效耦合到浮栅，从而实现高速编程操作。

存储状态近5位

在7.1 V的存储窗口内，通过漏端双口袋注入调节阈值电压，单个单元可以可靠地区分接近5位的状态，显著提高存储密度。

成本降8层掩模

相比第三代SuperFlash，该自对准分离栅工艺最多可减少8层掩模，直接降低晶圆制造成本。

应用场景