时序偏差校准ADC

收敛快数倍

一种基于遗传算法的全数字后台校准技术，无需参考通道即可独立收敛各通道时序偏差。

李登全 · Wang, Longsheng · 沈易 · 刘术彬 · 朱樟明

IEEE Transactions on Instrumentation and Measurement 2023

参数信息

SFDR提升

29.5 dB

SNDR提升

16.9 dB

技术优势

收敛快数倍

采用频率适应度遗传算法，每个通道的时序偏差估计独立收敛，无需额外参考通道。

SFDR提升显著

在校准商用3.6-GS/s 4通道TI-ADC后，无杂散动态范围提升29.5 dB。

SNDR提升显著

同一商用TI-ADC校准后信号与噪声失真比提升16.9 dB，动态性能大幅改善。

支持任意交织因子

由于染色体可包含多个时序偏差估计值，该方法可扩展至任意交织因子，适用于不同通道数设计。

应用场景

• 高速数据采集：提升TI-ADC动态性能，满足高速采集对高SFDR/SNDR的需求。
• 通信系统：校准后的TI-ADC提供更干净的频谱，适合宽带通信接收机。
• 仪器仪表：提高仪器的测量精度和动态范围，减少失真。
• 芯片测试：无需参考通道的全数字校准便于片上集成，降低测试复杂度。
• 精密测量：改善ADC的无杂散动态范围，支持精密测量中的高线性度要求。