自对准顶栅晶体管

晶圆级高密度集成

用自对准工艺在二维半导体上同时缩小栅极与沟道，做出200 nm短沟道FET，开态电流密度高达465.5 µA µm⁻¹，开态/关态电流比达10⁸，并能构建倒相器和逻辑模块。

Yuxuan, Zhu · Jinshu, Zhang · Xie, Hui · 夏寅 · Dong, Xiangqi · Gou, Saifei · Zhejia, Zhang · Xinliu, He · Haojie, Chen · Mingrui, Ao · Qicheng, Sun · 胡雁 · Tian, Yuchen · Jieya, Shang · Yufei, Song · Wang, Jiahao · Wang, Sen · Yue, Xiaofei · Cong, Chunxiao · 周丽绘 · Dai, Sheng · 万景 · 包文中

Advanced Science 2025

具体参数

沟道长度

{'zh': '200', 'en': '200'} nm

开态电流密度

{'zh': '465.5', 'en': '465.5'} µA µm⁻¹

技术优势

晶圆级可做

制造过程不需要与短沟道工艺冲突的特殊步骤，自对准流程直接产出整片晶圆的晶体管阵列。

逻辑集成已验证

基于这些自对准FET成功搭出倒相器和逻辑模块，说明该工艺能直接用于后续功能电路。

应用场景

• 二维材料集成电路：晶圆级自对准FET阵列可直接用作2D材料电路的基础器件。
• 高密度逻辑芯片：栅极与沟道同时缩小，能做高密度逻辑芯片需要的短沟道FET。
• 高速晶体管：高开态电流密度465.5 µA µm⁻¹可提供高速晶体管所需的驱动能力。
• 低功耗器件：开态/关态电流比高达10⁸，有利于低功耗器件的低漏电设计。