多CE均衡数据流FPGA加速器

94.58% MAC效率

专为轻量级CNN设计的流式多计算引擎架构,通过均衡数据流与资源感知映射,在极小片上缓存下实现高计算效率。

Zhiyuan, Zhao · Yihao, Chen · Pengcheng, Feng · Li, Jixing · 陈刚 · 申荣铉 · 鲁华祥

IEEE Transactions on Circuits and Systems I: Regular Papers 2025

参数信息

片上缓存节省
68.3 %
吞吐量
2092.4 FPS
MAC效率
94.58 %
DSP利用率
95 %

技术优势

片上缓存大减

混合CE流式架构最小化片外访存,并保持低片上缓存代价,实测节省高达68.3%的片上存储。

MAC效率拔尖

均衡数据流缓解数据拥塞并改善资源映射,在ZC706上实现94.58%的MAC效率,超过现有加速器。

DSP利用率高

资源感知的存储与并行度分配方法使DSP利用率达到95%,充分发挥硬件算力。

应用场景