面积效率提升61%
面向高能效可重构计算，集成贝叶斯设计空间探索与快速面积建模，免除手工干预并消除时序同步瓶颈。
Yuan, Dai · Jingyuan, Li · Qilong, Zhu · Qiu, Yunhui · Yihan, Hu · Yin, Wenbo · 王伶俐
IEEE Transactions on Very Large Scale Integration (VLSI) Systems 2023
采用搜索-剪枝方法自动探索同构与异构设计空间，避免人工定义异构探索策略，显著降低设计成本。
开发的快速统计模型将面积评估误差控制在1%以内，加速设计空间探索并保证可靠性。
相比基于N2N互连的CGRA，吞吐量提升89%，显著增强计算性能。
与Switch互连的CGRA相比面积效率提升61%，更高效利用芯片面积。