Ta掺杂SrTiO₃陶瓷

巨介电低损耗

通过Ta掺杂在晶界形成界面势垒电容，实现巨介电常数并保持低损耗和宽温稳定性。

Xue, Keying · 李玲霞

Ceramics International 2023

具体参数

相对介电常数

{'zh': '62505', 'en': '62505'}

介电损耗

{'zh': '0.07', 'en': '0.07'}

电容温度变化率

{'zh': '15', 'en': '15'} %

技术优势

损耗低

通过引入缺陷偶极子和氧空位，有效降低了介电损耗，使其适用于高频应用。

温度稳定性好

在-70°C至180°C的宽温度范围内，电容变化率保持在±15%以内，满足高温应用需求。

介电常数高

相对介电常数高达~62505，源于半导性晶粒与绝缘晶界之间的界面势垒层电容效应。

应用场景

• 储能电容器：高介电常数和低损耗可提升储能密度。
• 精密介电测量：稳定的介电性能适合作为标准样品。
• 多层陶瓷电容器：高介电常数有助于小型化和高容量。
• 高温介电材料：宽温域内电容稳定，可用于高温电子设备。
• 电子陶瓷：可通过常规固相法合成，便于集成到陶瓷工艺中。