P+缓冲分割栅SiC MOSFET

短路耐受提升2.1倍

在JFET区引入P+缓冲，同时降低栅氧峰值电场并抑制短路电流，在几乎不影响导通电阻的情况下显著提升短路耐受和高频性能。

Yuzhi, Chen · Li, Chi · Yifan, Wu · 郑泽东

IEEE Electron Device Letters 2024

参数信息

短路耐受时间提升

2.1 倍

短路耐受时间提升

1.5 倍

高频优值提升

2.4 倍

技术优势

短路电流被抑制

P+缓冲促进JFET区在高压下耗尽，限制短路电流，从而提升短路耐受能力。

应用场景

• 电力电子变换器：高频优值提升使变换器可在更高频率下工作，减小无源元件体积。
• 电机驱动：更强的短路耐受能力让电机驱动在堵转或故障时承受更长时间不失效。
• 高功率密度应用：同时降低导通损耗和栅电荷，有利于实现小型化、高效率的功率系统。