开关电感损耗齐降
集成Si LDMOSFET与空心电感协同优化,将高频下的开关与电感损耗同时压低至输出功率的10%以内。
Wang, Yinyu · 张德胜 · 陆亮亮 · Baoqiang, Huang · 许浩然 · 闵闰 · 邹雪城
Applied Sciences (Switzerland) 2023
通过尺寸与并联数量设计,集成Si LDMOSFET的功率损耗在宽频率和功率范围内被压低到输出功率的10%以内。
分析不同空心电感的品质因数,优化绕组结构以降低损耗,最终同样低于输出功率的10%。
基于优化结果计算损耗随频率和功率的变化,预测的效率边界与已发表文献一致,误差仅1~15%。