三维垂直忆阻器阵列

记忆电阻阵列新架构

一种用于三维储备池计算的垂直忆阻器阵列结构，通过自然竞争性并行结构增强器件累积效应，提升储备池状态区分度，并有效控制系统噪声。

Sun, Wenxuan · 玉洁 · Dong, Danian · Zheng, Xu · Lai, Jinru · Fan, Shaoyang · Hongzhou, Wang · Jianfeng, Gao · Junfeng, Liu · 许晓欣

IEEE Electron Device Letters 2024

参数信息

预测性能提升倍数

4.2 ×

技术优势

预测性能提升

利用3D垂直忆阻器阵列的自然竞争性并行结构，增强器件累积效应，使储备池状态区分度更好。

系统噪声降低

由于很好地控制了周期到周期（C-to-C）变化，系统噪声得以降低。

应用场景

• 储备池计算：用垂直阵列做储备池计算，提升时序预测性能
• 忆阻器阵列：替代交叉点阵列，提高器件累积效应和状态区分度
• 神经形态计算：作为神经形态硬件，降低系统噪声并提升计算性能