多h CPM接收机

硬件开销降27%

采用线性相位逼近同步算法，在几乎不损失误码率的前提下大幅降低实现复杂度

Wang, Le · Wen, Huan · Song, Qingping

Entropy 2023

参数信息

Slice资源降低

27 %

Block RAM资源降低

70 %

匹配滤波器数量减少

2/3

技术优势

硬件开销大幅降低

与传统方法相比，FPGA实现时Slice减少约27%，DSP减少约64%，Block RAM减少约70%。

误码率几乎无损失

数值仿真和FPGA实测均表明，所提算法的BER性能与传统同步方法相比没有损失。

无需导数匹配滤波

所提定时误差检测器基于线性相位近似，避免了传统同步方法中所需的导数匹配滤波。

应用场景

• 无线通信基带处理：用于高频谱效率多h CPM的基带解调，大幅降低硬件实现资源。
• 物联网调制解调器：在资源受限的物联网设备中实现低复杂度多h CPM解调，降低成本和功耗。
• 通信测试与测量：作为FPGA实现的参考设计，用于多h CPM信号测试与验证，加速仪器开发。
• 嵌入式通信系统：为嵌入式系统提供低资源占用的多h CPM接收机，适合集成到小型化设备。