范德华半导体双极掺杂结构

亚100纳米应变掺杂

通过探针施加局部应力，在同一材料上直接写入p型和n型导电区，不引入杂质原子，保持晶格完整。

张波 · Xia, Hui · 王朋 · Zhengdong, Huang · Liu, Yaqian · 康俊 · 孙聊新 · 李天信 · 魏苏淮 · 陆为

ACS Nano 2025

具体参数

掺杂分辨率

{'zh': '<100', 'en': '<100'} nm

技术优势

不引入杂质原子

通过应力驱动能级移动实现掺杂，避免晶格损伤。

可同时写入p/n型

施加局部拉伸和压缩应力即可在同一区域直接写入p型和n型导电性。

结能整流与逻辑操作

应变工程化结有效整流电流并执行逻辑操作，具备动态响应。

应用场景

• 纳米电子器件：提供无杂质掺杂的p-n结，可直接集成到纳米电路中。
• 纳米图案化：探针应力可实现亚100纳米图案化掺杂。
• 二维材料：适用于MoS₂等范德华半导体，避免掺杂损伤。